Itanium
L´Itanium est un processeur 64 bits développé par Intel en coopération avec différents constructeurs informatiques (HP, Bull, etc.), visant initialement à remplacer l'architecture x86/CISC.
L'architecture Itanium, nommée IA-64, est basée sur la technologie EPIC (Explicitly Parallel Instruction Computing), considérée comme le successeur du RISC.
HP a fortement contribué au développement du processeur afin qu'il remplace ses propres PA-RISC et DEC Alpha (architecture héritée du rachat de Compaq, elle-même héritée du rachat de Digital Equipment Corporation (DEC)).
Itanium
Merced
Sorti en Modèle:Date sous le nom de code Merced, ses performances étaient très décevantes, et il a donc été rapidement remplacé par l'Itanium 2.
| Nom du modèle | Nb. cœurs | Fréquence | Front Side Bus | Mult. | Cache L1 | Cache L2 | Cache L3 | Consommation | Socket | Date de sortie |
|---|---|---|---|---|---|---|---|---|---|---|
| Itanium Modèle:Unité Modèle:Unité | 1 | Modèle:Unité | 266 MT/s | 6 x | Modèle:Unité | Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC611 | 06/2001 |
| Itanium Modèle:Unité Modèle:Unité | 1 | Modèle:Unité | 266 MT/s | 6 x | Modèle:Unité | Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC611 | 06/2001 |
| Itanium Modèle:Unité Modèle:Unité | 1 | Modèle:Unité | 266 MT/s | 5.5 x | Modèle:Unité | Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC611 | 06/2001 |
| Itanium Modèle:Unité Modèle:Unité | 1 | Modèle:Unité | 266 MT/s | 5.5 x | Modèle:Unité | Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC611 | 06/2001 |
Gravure en Modèle:Unité.
Itanium 2
McKinley
L'Itanium 2 se révèle beaucoup plus performant que son prédécesseur, Intel affirme même faire des bénéfices avec cette architecture. En Modèle:Date-, le calculateur disposant de la seconde plus importante puissance de calcul au monde<ref>SGI Altix Modèle:Unité, Voltaire Infiniband de la NASA/Ames Research Center/NAS (États-Unis) utilisant des Intel IA-64 Itanium2 Montecito Dual Core Modèle:Unité (6.4 GFlops) : Modèle:Lien web</ref> est basé sur une plate-forme mettant en œuvre Modèle:Unité Itanium Modèle:Unité.
| Nom du modèle | Nb. cœurs | Fréquence | Front Side Bus | Mult. | Cache L1 | Cache L2 | Cache L3 | Consommation | Socket | Date de sortie |
|---|---|---|---|---|---|---|---|---|---|---|
| Itanium 2 Modèle:Unité Modèle:Unité | 1 | Modèle:Unité | 400 MT/s | 10 x | Modèle:Unité | Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 07/2002 |
| Itanium 2 Modèle:Unité Modèle:Unité | 1 | Modèle:Unité | 400 MT/s | 10 x | Modèle:Unité | Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 07/2002 |
| Itanium Modèle:Unité Modèle:Unité | 1 | Modèle:Unité | 400 MT/s | 9 x | Modèle:Unité | Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 07/2002 |
Tous les processeurs Itanium 2 partagent une hiérarchie de cache commune. Ils possèdent 16 Kio de cache de données de premier niveau (L1). Le cache de second niveau (L2), de 256 Kio, est unifié (contient les instructions et les données). Le cache de troisième niveau (L3) est aussi unifié. Sa taille varie de 1,5 Mio à 9 Mio. Dans un choix intéressant de conception, le cache L2 contient la logique suffisante pour effectuer des opérations de sémaphore sans déranger l'UAL principale.
Le bus d'Itanium 2, parfois appelé Scalability Port, est très souvent nommé bus McKinley. C'est un bus de Modèle:Unité à double débit de données (DDR) dont la largeur est de 128 bits, soit plus de trois fois la largeur de bande du bus Merced. En 2004, Intel sortit des processeurs dotés de bus à 533 MT/s, augmentant la largeur de bande à Modèle:Unité. En 2005, des processeurs dont la largeur de bande était de Modèle:Unité apparurent sur le marché, dotés de bus de 667 MT/s.
Le Modèle:Date, le concurrent d'Intel, Advanced Micro Devices (AMD) annonce l'embauche de Samuel Naffziger et de huit autres développeurs-clés qui œuvraient au développement du processeur Itanium. Cette défection ne va pas aider Intel à relancer l'Itanium, dont l'histoire chaotique a provoqué un certain embarras chez ses concepteurs (Bull, Hewlett-Packard et Intel), tandis qu'AMD devrait profiter de l'expérience acquise par les transfuges pour muscler son offre 64-bit (Opteron, notamment).
Les systèmes d'exploitation fonctionnant sur Itanium 2 sont :
- Microsoft Windows XP 64
- Linux
- HP-UX 11i v2
- OpenVMS 8.2
- Microsoft Windows Server 2003 64 bits
- Microsoft Windows Server 2008 64 bits
Madison
Gravure en Modèle:Unité.
| Nom du modèle | Nb. cœurs | Fréquence | Front Side Bus | Mult. | Cache L1 | Cache L2 | Cache L3 | Consommation | Socket | Date de sortie |
|---|---|---|---|---|---|---|---|---|---|---|
| Itanium 2 MP Modèle:Unité Modèle:Unité | 1 | Modèle:Unité | 400 MT/s | 15 x | Modèle:Unité | Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 06/2003 |
| Itanium 2 MP Modèle:Unité Modèle:Unité | 1 | 1.Modèle:Unité | 400 MT/s | 14 x | Modèle:Unité | Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 06/2003 |
| Itanium 2 MP Modèle:Unité Modèle:Unité | 1 | Modèle:Unité | 400 MT/s | 13 x | Modèle:Unité | Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 06/2003 |
| Itanium 2 DP Modèle:Unité Modèle:Unité | 1 | Modèle:Unité | 400 MT/s | 14 x | Modèle:Unité | Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 09/2003 |
| Itanium 2 DP Modèle:Unité Modèle:Unité | 1 | Modèle:Unité | 400 MT/s | 16 x | Modèle:Unité | Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 04/2004 |
| Itanium 2 DP Modèle:Unité Modèle:Unité | 1 | Modèle:Unité | 400 MT/s | 14 x | Modèle:Unité | Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 04/2004 |
Deerfield
| Nom du modèle | Nb. cœurs | Fréquence | Front Side Bus | Mult. | Cache L1 | Cache L2 | Cache L3 | Consommation | Socket | Date de sortie |
|---|---|---|---|---|---|---|---|---|---|---|
| Itanium 2 LV Modèle:Unité Modèle:Unité | 1 | Modèle:Unité | 400 MT/s | 10 x | Modèle:Unité | Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 09/2003 |
Hondo
| Nom du modèle | Nb. cœurs | Fréquence | Front Side Bus | Mult. | Cache L1 | Cache L2 | Cache L3 | Cache L4 | Consommation | Socket | Date de sortie |
|---|---|---|---|---|---|---|---|---|---|---|---|
| HP mx2 | 2 | Modèle:Unité | 400 MT/s | 11 x | 2x Modèle:Unité | 2x Modèle:Unité | 2x Modèle:Unité | Modèle:Unité à Modèle:Unité | 2x PAC-611 | 2004 |
Fanwood
| Nom du modèle | Nb. cœurs | Fréquence | Front Side Bus | Mult. | Cache L1 | Cache L2 | Cache L3 | Consommation | Socket | Date de sortie |
|---|---|---|---|---|---|---|---|---|---|---|
| Itanium 2 DP Modèle:Unité Modèle:Unité FSB533 | 1 | Modèle:Unité | 533 MT/s | 12 x | Modèle:Unité | Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 11/2004 |
| Itanium 2 LV Modèle:Unité Modèle:Unité | 1 | Modèle:Unité | 400 MT/s | 13 x | Modèle:Unité | Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 11/2004 |
Madison/9M
| Nom du modèle | Nb. cœurs | Fréquence | Front Side Bus | Mult. | Cache L1 | Cache L2 | Cache L3 | Consommation | Socket | Date de sortie |
|---|---|---|---|---|---|---|---|---|---|---|
| Itanium 2 MP Modèle:Unité Modèle:Unité | 1 | Modèle:Unité | 400 MT/s | 16 x | Modèle:Unité | Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 11/2004 |
| Itanium 2 MP Modèle:Unité Modèle:Unité | 1 | Modèle:Unité | 400 MT/s | 16 x | Modèle:Unité | Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 11/2004 |
| Itanium 2 MP Modèle:Unité Modèle:Unité | 1 | Modèle:Unité | 400 MT/s | 15 x | Modèle:Unité | Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 11/2004 |
| Itanium 2 MP Modèle:Unité Modèle:Unité | 1 | Modèle:Unité | 667 MT/s | 10 x | Modèle:Unité | Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 07/2005 |
| Itanium 2 MP Modèle:Unité Modèle:Unité | 1 | Modèle:Unité | 667 MT/s | 10 x | Modèle:Unité | Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 07/2005 |
Montecito
Processeur double cœur avec Hyper-Threading, gravure en Modèle:Unité.
| Nom du modèle | Nb. cœurs | Fréquence | Front Side Bus | Mult. | Cache L1 | Cache L2 | Cache L3 | Consommation | Socket | Date de sortie |
|---|---|---|---|---|---|---|---|---|---|---|
| Itanium 2 9052 | 2 | Modèle:Unité | 533 MT/s | 12 x | 2x Modèle:Unité | 2x Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | |
| Itanium 2 9050 | 2 | Modèle:Unité | 400/533 MT/s | 16/12 x | 2x Modèle:Unité | 2x Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 07/2006 |
| Itanium 2 9040 | 2 | Modèle:Unité | 400/533 MT/s | 16/12 x | 2x Modèle:Unité | 2x Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 07/2006 |
| Itanium 2 9030 | 2 | Modèle:Unité | 400/533 MT/s | 16/12 x | 2x Modèle:Unité | 2x Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 07/2006 |
| Itanium 2 9020 | 2 | Modèle:Unité | 533 MT/s | ? x | 2x Modèle:Unité | 2x Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 07/2006 |
| Itanium 2 9015 | 2 | 1.Modèle:Unité | 400 MT/s | 14 x | 2x Modèle:Unité | 2x Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 07/2006 |
| Itanium 2 9010 | 1 | Modèle:Unité | 400/533 MT/s | 16/12 x | Modèle:Unité | Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 07/2006 |
Itanium 3
Montvale
Processeur double cœur avec Hyper-Threading, Demand Based Switching (DBS) et Core Level Lock-Step. Version améliorée de l'Itanium Montecito.
| Nom du modèle | Nb. cœurs | Fréquence | Front Side Bus | Mult. | Cache L1 | Cache L2 | Cache L3 | Consommation | Socket | Date de sortie |
|---|---|---|---|---|---|---|---|---|---|---|
| Itanium 9150M | 2 | Modèle:Unité | 667 MT/s | 10 x | 2x Modèle:Unité | 2x Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 10/2007 |
| Itanium 9150N | 2 | Modèle:Unité | 400/533 MT/s | 16/12 x | 2x Modèle:Unité | 2x Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 10/2007 |
| Itanium 9140M | 2 | Modèle:Unité | 667 MT/s | 10 x | 2x Modèle:Unité | 2x Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 10/2007 |
| Itanium 9140N | 2 | Modèle:Unité | 400/533 MT/s | 16/12 x | 2x Modèle:Unité | 2x Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 10/2007 |
| Itanium 9130M | 2 | Modèle:Unité | 667 MT/s | 10 x | 2x Modèle:Unité | 2x Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 10/2007 |
| Itanium 9120N | 2 | Modèle:Unité | 400/533 MT/s | ? x | 2x Modèle:Unité | 2x Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 10/2007 |
| Itanium 9110N | 1 | Modèle:Unité | 400/533 MT/s | 16/12 x | Modèle:Unité | Modèle:Unité | Modèle:Unité | Modèle:Unité | PAC-611 | 10/2007 |
Tanglewood
Projet de nouvelle génération de processeurs Itanium multi cœurs, conçu par d'ex ingénieurs de DEC, renommé en Tukwila fin 2003, puis abandonné pour une puce de conception différente, voir ci-dessous.
Tukwila
À la suite de retards dans la conception, sa commercialisation étant initialement prévue en 2007, il fut décidé de décaler la sortie de ce processeur afin de réduire les coûts de la plate-forme Itanium en la rapprochant de celle des Xeon 7500. Le Tukwila est finalement équipé du bus QPI et d'un contrôleur mémoire intégré gérant la mémoire DDR3 (au lieu de la FB-DIMM).
| Modèle | Nb. cœurs | FSB | Mult. | Fréquence | Mult. QPI | QPI (2x) | Cache L1 | Cache L2 | Cache L3 | TDP | Date de sortie |
|---|---|---|---|---|---|---|---|---|---|---|---|
| Itanium 9350 | 4 | Modèle:Unité | 13x | Modèle:Unité | 18x | 4800 MT/s | 4×32 Kio | 4×1280 Kio | Modèle:Unité | Modèle:Unité | 1T2010 |
| Itanium 9340 | 4 | Modèle:Unité | 12x | Modèle:Unité | 18x | 4800 MT/s | 4×32 Kio | 4×1280 Kio | Modèle:Unité | Modèle:Unité | 1T2010 |
| Itanium 9330 | 4 | Modèle:Unité | 11x | Modèle:Unité | 18x | 4800 MT/s | 4×32 Kio | 4×1280 Kio | Modèle:Unité | Modèle:Unité | 1T2010 |
| Itanium 9320 | 4 | Modèle:Unité | 10x | Modèle:Unité | 18x | 4800 MT/s | 4×32 Kio | 4×1280 Kio | Modèle:Unité | Modèle:Unité | 1T2010 |
| Itanium 9310 | 2 | Modèle:Unité | 12x | Modèle:Unité | 18x | 4800 MT/s | 2×32 Kio | 2×1280 Kio | Modèle:Unité | Modèle:Unité | 1T2010 |
Poulson
Il s'agit du successeur des puces « Tukwila ». « Poulson » était initialement prévu pour 2009, mais le processeur n'est finalement lancé qu'en Modèle:Date-<ref name="THFR_09112012">David Civera, L'Itanium Poulson à 8 cores débarque sur Tom's Hardware, le 9 novembre 2012.</ref>. Il s'agit d'une puce gravée en Modèle:Unité — Intel faisant l'impasse sur le 45 nm (« Tukwila » étant gravé en [[65 nm|Modèle:Unité]]), elle est dotée de 4 ou 8 cœurs multi-threadés (donc 8 ou 16 cœurs virtuels) selon les versions, est capable d'exécuter 12 instructions par cycle (6 pour la génération précédente) et intègre jusqu'à Modèle:Unité de cache (sur trois niveaux). Son die est composé de Modèle:Nombre de transistors<ref name="intel"> Intel, fichier pdf publié par la société le 19 août 2011 disponible ici</ref> et occupe environ Modèle:Unité. Enfin le processeur est relié au reste du système par un lien QPI à Modèle:Unité (contre Modèle:Unité pour « Tukwila »)<ref>EETimes, compte-rendu de l'International Solid-State Circuits Conference disponible ici</ref>.
Intel profite de l'occasion pour effectuer d'importantes mises à jour architecturales : intégration de caches à différents niveaux pour limiter l'erreur (Intel Instruction Replay Technology), optimisation du multi-threading (Intel Hyper-Threading Technology), ajout de nouvelles instructions.
Intel annonce enfin une compatibilité pin-to-pin pour ces nouveaux processeurs, ce qui permettra aux entreprises de conserver une partie de leur matériel<ref name="intel" />.
| Modèle | Cœurs (Threads) | FSB | Mult. | Fréquence | Tension | QPI | Cache L1 | Cache L2 | Cache L3 | TDP | Date de sortie |
|---|---|---|---|---|---|---|---|---|---|---|---|
| Itanium 9560 | 8 (16) | Modèle:Unité | 6400 MT/s | Modèle:Unité | Modèle:Unité | Modèle:Date- | |||||
| Itanium 9550 | 4 (8) | Modèle:Unité | 6400 MT/s | Modèle:Unité | Modèle:Unité | Modèle:Date- | |||||
| Itanium 9540 | 8 (16) | Modèle:Unité | 6400 MT/s | Modèle:Unité | Modèle:Unité | Modèle:Date- | |||||
| Itanium 9520 | 4 (8) | Modèle:Unité | 6400 MT/s | Modèle:Unité | Modèle:Unité | Modèle:Date- |
Kittson
Initialement prévu en Modèle:Unité/2 sur le même socket que l'Intel Xeon E7 en 2014, il devait partager certains modules avec le futur Xeon : contrôleur mémoire, I/O et RAS<ref>{{#invoke:Langue|indicationDeLangue}} Intel’s Future Itanium and Xeon Chips Set to Be Socket-Compatible</ref>. Intel a revu ses plans le Modèle:Date- : le Kittson utilisera le socket du Poulson et sera gravé en Modèle:Unité/2<ref>{{#invoke:Langue|indicationDeLangue}} HP and Intel effectively kill off Itanium</ref>.
